PATENT ABSTRACTS OF JAPAN

(11) Publication number :

04-094115

(43) Date of publication of application: 26.03.1992

(51) Int. CI.

H01L 21/027 G02F 1/1343 G02F 1/136 G02F 1/136 7/16 H01L 29/40 H011 29/784

(21) Application number : 02-212324

(71) Applicant : G T C:KK (72) Inventor: NAGAE KEIJI

(22) Date of filing: 09. 08. 1990

SALTO TAKESHI OKAZAKI AKIRA AKIMOTO YASUMASA KITAMURA TERUO MORI YUJI MIKAMI YOSHIAKI KUWARARA KAZUHIRO HAYAMA HIROSHI ASADA HIDEKI ASAKA KENJI NAKAMURA KAZUNORI KUBOZONO KENICHI KORAYASHI MASAYOSHI


KANFKO EIJI

(54) MANUFACTURE OF THIN FILM TRANSISTOR CIRCUIT AND THIN FILM TRANSISTOR CIRCUIT

(57) Abstract:

PURPOSE: To enable manufacture of active matrix driving type liquid crystal display of a large area and high picture quality with good producibility by forming a plurality of fine thin film transistor circuits of good operativity with high efficiency in matrix by the print method on a substrate of a large

CONSTITUTION: At first, a polysilicon thin film 52 is patterned on a glass substrate 51 using print method. Then, SiO2 as a gate insulating film 53 and a polysilicon thin film 54 as a gate electrode are formed successively and patterned using print method, and n+-processing is carried out through ion implantation. Thereafter, SiO2 is formed as an insulating film 55. In the process, a contact hole 56 is patterned using print method for leading out



(9) 日本国特許庁(IP)

① 特許出願公開

◎ 公開特許公報(A) 平4-94115

@Int. Cl. 5

識別記号

庁内整理番号

49公開 平成4年(1992)3月26日

H 01 L 21/027

7352-4M

H 01 L 21/30 361 B F×

審査請求 未請求 請求項の数 4 (全8頁)

60発明の名称 薄膜トランジスタ回路の製造方法および薄膜トランジスタ回路

> ②特 類 平2-212324

@出 願 平2(1990)8月9日

臣 江 東京都中央区東日本橋1-6-5 株式会社ジーテイシー 内

東京都中央区東日本橋1-6-5 株式会社ジーテイシー (2)発 明 者 斉 275 100

東京都中央区東日本橋1-6-5 株式会社ジーテイシー 崎 肿 @発 明 137

東京都中央区東日本橋1-6-5 株式会社ジーテイシー 婚 匡 @発

株式会社ジーテイシー 東京都中央区東日本橋 1-6-5 の出 顔 人

70代 理 人 弁理士 志賀 正武 外2名 最終頁に続く

ーンを形成することを特徴とする薄膜トランジス 夕回路の製造方法

薄膜トランジスタ回路の製造方法および薄膜ト

ランジスク回路

2 特許請求の節囲

(1) 薄腹トランジスタ回路の製造方法におい て、少なくとも一回のエッチング用レジストパク ーン形成を、印刷法により行うことを特徴とする 議牒トランジスタ回路の製造方法

(2) 請求項第一項記載の薄膜トランジスタ回 路の製造方法において、印刷法によるエッチング 用レジストパターン形成を、被エッチング薄膜上 に塗布されたフォトレジスト膜のうえに形成する ことを特徴とする薄膜トランジスタ回路の製造方

(3)請求項第二項記載の薄膜トランジスタ回 路の製造方法において、被エッチング薄膜面積に くらべて加工面積が小さい場合には、ネガ型フェ トレジスト腹のうえに印刷法によるレジストパタ

(4) ゲート長を印刷法による最小パクーン加 工寸法とし、ゲートと各コンタクトホール間の長 さを印刷法による位置合わせ精度の限界寸法以上 とした構造を有することを特徴とする薄膜トラン ジスク回路

3. 発明の詳細な説明 [産業上の利用分野]

本発明は、薄膜トランジスタ回路の製造方法、 詳しくは、大面積のガラス基板上に大規模な薄膜

トランジスタ回路を形成する方法ならびにこれに よって得られる薄膜トランジスタ回路に関する。 [従来の技術]

波品ディスプレイ等の表示素子の駆動方法には、 種々のものが知られているが、中でもアクティブ

マトリクス方式と呼ばれ、ガラス基板上に半導体 薄膜を形成して、この半導体薄膜を用いてダイオ ードのような非線形素子やトランジスタ等のスイッ チング素子をマトリクス状に配列してなる基板を

作成し、張スイッチング素子によって多数の圏素 となる液晶などの表示体を駆動するものが、「年 注目されている。

このような技術は、たとえばリキッドクリスタル・テレビジョン・ディスプレイズ: ブリンシブル・アンド・アプロケーションズ・オブ・リキッドクリスタルズ (KTKサイエンティフィックパブリッシャーズ列、1987年)、第7年、3、1987年)、第7年)、第7年)、第7年)、277日に詳しく記述されている。

第6回はスイッチング素子として薄膜トランジスタ20を用いたアクティブマトリクス駆動型液 島ディスプレイの等価回路を示したものである。 第6回中では、1回素は減品セル23とこれを駆動する薄膜トランジスタ20で横にままれており、信 毎年はそれぞれマトリクは大に走査線21、信号線22によって接続されている。

次に、薄膜トランジスタの構造の一例を第7回 に示す。第7回中符号31はポリシリコン、32 はソース、33はドレイン、34はゲート、35 はゲート絶縁膜、38は配線用メクル電極、37 は鬼様取りだし用コンタクトホール、38はガラス基板である。また、それぞれの配線用ノタル電機36は第6図の走査機21及び信号線22にそれぞれ接続されている。

小型テレビやOA用端末装置に用いるアクティ プマトリクス駆動態減品ディスプレイでは、液晶 セルの調素のサイズは小さなものでは数十 μ m 向 程度となり、それにともない薄膜トランジステの サイズも数~十数μ m という無緒なものが必要で みる。

このような数据な薄膜トランジスタを形成する
パターニング性として、現在電光装度によるフゥ
トリッグラフィ法が主に用いるれている。この方 たては、しラーブロジュタシ・ン方式やステッパ 方式の電光装置を用いて、30~40cm角のガ ラス重仮に、解像力3~4μm、位置合わせ转度 土1μm、蒸板1枚1工程あた切り数分のスループ 丁で、散期パターンが形成できる。 「本級明が解決しようとする課題】

近年では、HDTVに代表される大容量、大圏

ところが、上記簿光装置では、光学系における 解像力の制的から、現在一度に腐光できる領域の 大きさは100~150mm角性皮が限界とされ ている。したがって、これより大きなサイズの通 部を編光しようとけると、側の無約となる。また高 い位置会わせ増更も必要になる。。

このような蘇光装置でメータサイズの基板に微

解パターンを形成しようとすると、側面を百分割程度に分割して多数回耳光しなければならない。 このように多数回耳光を吸り返すということは、 窓板の移動、停止、豚光というステップアンドリ ビート動作を多数回くりかえさなければならず、 蒸板1枚1工程当たりのスルーブットが数10分 かかることになり、生産性の点で大きな問題になっ

また、側面を多数回分割して高光するためには、 各窓光間域を高い構度でつなぐための高い位度合 力を直接ではな。しかし、メータイズの 大面接では数4mの位置合わせを行うことは、非 常に困難であり、このためディスプレイ上でのわ ずかなつなぎのズレが画像欠陥として目立ち、高 間質なメータすイズの液晶がスプレイを実現す るうえで大きな問題となっている。

本発明は、上記課題を解決するためになされた ものであり、メータサイズの大面積の基板上に多 数の数矩な薄糠トランジスタ回路をマトリクス状 に高スループットで形成する方法を提供すること

特開平4-94115(3)

を目的としている。

[課題を解決するための手段]

上記の目的は、フェトリゾグラフィ法の代わり にインキでパターニングする印刷法で基本イナることにより進成であれる。また従来から用いているであるかしめて、アーカーのではない。 もフェトリゾグラフィ連収される。からには、海្ しておくことにより達成される。からには、海្ アランジスラーのではなさして、ゲートと たこよる最小パターンはないまとして、ゲートと るコンタタトホール間の長まを印刷法により達成 まれた。

[作用]

ステッパ方式のフォトリゾグラフィ往の換わり に印刷技を用いてエッチング用のレジストパター マを形式することによって、一回の印刷で大面性の レジストパターンを形成できるので、生産にス く大面積のアクティブマトリクス駆動型デストのム メールを製用できる。また、日報サス条面にあらか

じめ従来から用いられているフォトリゾグラフィ 用のフォトレジストを煙布しておくことによって、 印刷用インキに含まれる不純だが半導体薄膜や金 鷹薄膜等を汚染することを防ぐことが出来る。さ らには、スタガ構造の薄膜トランジスタ回路にお いて ゲート馬を印刷法による最小パターン加工 寸法とし、これにイオン注入法を組み合わせてソ ース領域およびドレイン領域を形成することによっ て、個々の薄膜トランジスタの寄生容量成分を最 小に出来、これにより高速動作が可能になり、メ ータサイズのディスプレイを実現できる。また、 ゲートと各コンタクトホール間の長さを印刷法に よる位置合わせ精度の限界寸法以上と広くするこ とにより、ゲートと配線用メタル電極間のショー トを防止することが出来、薄膜トランジスタの無 欠陥化が図れ、メータサイズのディスプレイの高 囲質化が図れる。

本発明で言う薄膜トランジスタ回路とは、ガラス 基板などの基板に 放けられる個々の薄限トランジスタモのものと、これら薄膜トランジスタのソ

ース等の類極に接続される基板上の走査線、信号 線、画素器極および抵抗、コンデンサーなどを包 含するものである。

[実施例1]

第1図に、本発明の一実施例を示す。本実施例 は、印刷法として数ある印刷法のうち凹版オフセッ ト法を用いた例である。凹版ししは、インキをの こすべきパターンをエッチングなどにより周囲よ り凹ませて形成してある。この凹版11にインキ 12を垫布した後、ドクターブレード13により 余分なインキを取り除く。(a) 次に、ブラン ケット(転写ロール)し4を凹版に接触させなが ら回転させて凹版11上のインキパターンをブラ ンケット(転写ロール)し4の表面に転写する。 (b) (c) さらに、このブランケット (転写 ロール)14をガラス基板15上に形成してある SI. A1. SIO,等の被加工薄膜18に接触 して回転させてブランケット(転写ロール)14 の表面のインキパクーンを被加工薄悶16の上に 再度転写する。(d)(e) その後、インキを

乾燥してウェットあるいはドライのエッチングに より彼加工薄積 I 6 を加工する。このようにして 薄類を加工することにより大面積の回路素子を生 稼性良く加工することが出来る。

生産タインでは、第2回に示すように円向状の 凹版41、円筒状のプランケット(転写ロール) 42、一定速度で動くベルト43を配置して、ベ ルト43のうえにガラス基板44を乗せて移動さ せながらインキでパターニングを連続的に行う。 また、ここで用いるインキはエッチング工程の サメージに耐える組成のものであることはある 人であるが、被加工海線にたいして月を発 力排除した組成であることも需要である。

以上の説明では、一種の薄膜をエッチングによりパターニングする方法を説明したが、薄積トランジスク回路などの回路素子は、温度4回から多いとおは10数回のパターニングが必要である。 第3回(d)に示した構造の薄膜トランジス分 第3回はするには第3回に示すように4回のパターニングを行う。すなわち、最初にガラス落板5 l の上にポリシリコン薄膜 5 2 を 0 . l μ m 怪度 の厚まに形成して、このポリシリコン薄膜 5 2 を 上尼の印刷技を用いてパターニングする。

(第一回パターニング、第3図(a))

次に、ゲート絶縁服53としてSiO。を0.

1 am、ゲート電機としてポリソリコン薄膜54
を0.1 am程度の厚きに連続して形成する。
の後両び、上記の印制法を用いてハターニングし
パチーニング、第3図(b))次に、絶縁度55
としてSiO。を0.3 am形成する。ここでソース、およびドレインの電機を引き出すため上記の印解法を用いてコンタクトホール56のパターニングを行う。(第三図パターニング、第3図

最後に、電極としてA1 薄膜 5 7 を形成して上 記の印刷法を用いてパターニングして薄積トラン ジスタが完成する。(第四回パターニング、第 3 数 (d))

さらに、!TOなどの週明萄種を形成して、液

品ディスプレイ用薄膜トランジスタ系板として、 カラーフィルターを編えた対向ガラス落板と組み 合わせて、その間版に度品材料を封入して大面積 の液晶ディスプレイを容易に製造することが出来

[実施例2]

本実施例は、被加工課題のうえにフェトレジストを性布した後に、印刷法によりパターニング加 打するものである。本実施例を第4回を用いて設 明する。第4回(a)は、ガラス基度も1上にポ リンリコン薄膜62年0.1μm程度形成したも のである。この上に、ポジ型のフェトレジスト (〇FPRー800 30CP、東京応化)63 を1μmの簡単に世帯した。

そのうえに実施例1で説明した印刷法を用いてインキ64でパターニングする。このとき使用したインキは、カーボンブラックをメラミン系教徒化性制能に促入させ、紫外線運新特性を有する印刷インキである。この状態を第4版で、して、下で、この後、インキ層のから組高圧水銀ランプを用

いて紫外線によりフォトレジストを露光、現像すると第4図(c)のようになる。

次に、CF、+3%O、がスを用いてポリンリコン減額62をエッチングしく演え図(d))、イントおよびコン海膜62のパクーニングを売了する。こうしてはリンリコン海膜62のパクーニングを売了する。このような工程をくりかえして所定の回路素子を製造することは、第一の実施例に示した通りで

また、フ・トレジストにはポジ型とネガ型があるのが知られているが、被加工面酸か全体の面積 に比べて非常に小さい場合、例えば被エッチング 解める面積を100とした時、加工面額が20以下、好ましくは10以下の場合、才なわち面積と が20%以下、好ましくは10以の場合には、ネ が20%以下、好ましくは10以の場合には、ネ が20%により、アンストを使用する方が欠陥の発生を 少なくすることが出来る。

この製造方法で、発明者らは輝展トランジスタの製造をテストして、最小 幅 1 0 μmの薄積トランジスタが良好に製造できることを確認してい

.

この実施例による製造方法では、インキが直接 被加工減額に触れることがないので、インキから 発生する恐れのある有害不純物で被加工薄膜を汚 免することは無い。

[実施例3]

本実施例は、印刷法としてスクリーン印刷法を用いたものである。ガラス基板とのボリンレコント 開限に、シップレー社製ポリ型のフェト禁 地域の 10 リップ・ロッツ 10 リップ・ロッツ 10 リッペーク(80° C 3 0 分)を行い、乾燥 10 リップ・ロッツ 10 リッツ 10 リップ・ロッツ 10 リッツ 10 リップ・ロッツ 10 リッツ 10 リ

ンタイプのサスペンドメタルスクリーン版を用い

町製機は、エューロング社製15GT、インキは東洋インキ製造(株)製ツルダーレックスKー1000、印刷条件は印刷速度的30cm/s、町駅圧力3.3ks/cm*のエアー圧力、版と版印刷物の開放1.8mm、スキージの硬度75、角度75度とした。この条件で、上記乾燥後のフォトレジストの上に印刷した。印刷後、紫外線によりフォトレジストの電光、現像をポストベーク(150°C2・トレジストパーク(150°C2・アートレジストパーク・2・ドロフェトレジストパークーンを形成した。

この工程ののち、ポリシリコン薄膜のエッチングを行ないポリンリコン薄膜のパターニングを完 了する。以後、この線返しにより回路素子を製造することは、前記した実施例の通りである。

本実施例では、凹版オフセット印刷法に比べ、 レジストパターンにおけるピンホールの発生が少 ないことが特徴である。但し、パクーン精度は凹 版オフセット印刷法が優れているとの実験結果を 得ている。

[実施例4]

本実施列は、上記の印刷法により製造される海 関トランジスク回路の構造に関するものである。 一般に印刷性でパターニングすると、 ドリブグラフィ法に比べ、パターニング可能な解 組は太くならざるを得ない。例えば、発明者らが 凹版オフセット 上を得ない。例えば、発明者らが の可能な最小前幅は、アライニング 精度 (位置悪くなら) も従来のフェトリング 特度 (位置悪くなら) も従来のファトリグラフィ法に近端悪くなら をテストした結果では、発明するが凹版 オ友 で、) をテストした結果を で、) をラストした結果では、発明するが凹版 オ友 で、) をフォトした結果ではアオらが凹炭 オ友 で、) とでカストしたは 約 里ではアオニング 東 とアストしたは 約 里ではアカーに、また とアストした が 円 果ではであった。 そ、こで なりまた。 と、これに、 で、 で、 で、 で として、 より 成子 なが 中 来た。 とにより 成子 なが 中 来た。

ここで薄積トランジスタとして第3回(d)と おなじ構造の薄膜トランジスタを第5回に示す。

なお、第5回においてゲート長をde. ゲートとコンタクトホールまでの間隔をd.とする。発明 dm ku deをdのセクーニング可能な最小線制 1 0 コーとし、さらにイオン住人技をくみあわせてツースおよびドレイン領域を形成することにより薄陽トランジスクの寄生容量を最小にし、さらに、deを最小アクイニング構成(位置合わせ構成) 2 0 μm としてゲートと配線用メタル電紙間のションを称けした。

この構造によれば、薄糠トランジスク回路の無 欠陥化が図られ、メークサイズの液晶ディスプレ ィの高面質化が実現できる。

「発明の効果)

以上説明したように、本発明によれば大面質の 重板上に多数の強調でかつ動作性が良好で欠陥の 少ない薄薄トランジスタ回路をマトリクス状に高 効率で形成することができる。よって、大面積、 高面質のアクティブマトリクス駆動型液晶ディス フレイを生態性よく製造することが可能となる。 4、回面の関単な説明


第6回は、薄膜トランジスク回路を用いたアク ティブマトリクス 駆動型液晶ディスプレイの等価 回路図、第7回は、薄積トランジスクの構造を示 す機略新面図である。

- 11 凹版
- 12 インキ
- 13 ドクタープレード
- 14 プランケット (転写ロール)
- 15 ガラス蒸板
 - 16 被加工薄膜
 - 5l ガラス基板
 - 5 2 ポリシリコン薄膜


特開平4-94115(6)









第2図



第4図





第3図




第6図

第5図





第7図



第1頁の続き							
Sint. Cl. 5			識別記号			庁内整理番号	
	02 F	1	/1343 /136	,	500		9018-2K 9018-2K 9018-2K
H	03 F 01 L	. 29	7/16 9/40 9/784			A	7818-2H 7738-4M
@発	明	者	北	村	輝	夫	東京都中央区東日本橋 1 ー 6 ー 5 株式会社ジーテイシー 内
@発	明	者	森		祐	=	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
@発	明	者	Ξ	上	佳	朗	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
個発	明	者	桑	原	和	広	東京都中央区東日本橋1-6-5 株式会社ジーテイシー 内
個発	明	者	葉	ய		浩	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
個発	明	者	浅	田	秀	樹	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
@発	明	者	浅	香	健	=	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
@発	明	者	中	村	-	範	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
@発	明	者	ኃ	保窗	色	-	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
個発	明	者	小	林	Œ	芳	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内
個発	明	者	金	子	英	=	東京都中央区東日本橋 1 - 6 - 5 株式会社ジーテイシー 内